CY7C1565KV18-500BZXC

CY7C1565KV18-500BZXC 1,8 V-ko SRAM sinkroniko kanalizatua da, QDR II+ arkitekturaz hornitua. QDR II arkitekturaren antzera, QDR II+ arkitekturak bi ataka bereizten ditu: irakurtzeko ataka eta idazteko ataka memoria arrayra sartzeko. Sakoneko hedapena ataka hautatzaileekin lortzen da, eta horrek portu bakoitzak modu independentean funtzionatzea ahalbidetzen du.

Irakurtzeko atakak datu-irteera dedikatu ditu irakurketa eragiketak laguntzeko eta idazketa atakak datu-sarrera dedikatuak ditu idazketa eragiketak laguntzeko. QDR II+ arkitekturak datu-sarrera eta datu-irteera bereiziak ditu, I/O gailu arruntekin dagoen datu-busa âbueltatzeaâ guztiz ezabatzeko.

Portu bakoitza helbide-bus komun baten bidez sartzen da. Irakurtzeko eta idazteko helbideetarako helbideak sarrerako (K) erlojuaren ordezko goranzko ertzetan atxikitzen dira. QDR II+ irakurtzeko eta idazteko atakarako sarbideak guztiz independenteak dira bata bestearengandik. Datuen transmisioa maximizatzeko, irakurtzeko eta idazteko atakak DDR interfazeez hornituta daude.

Helbide-kokapen bakoitza 36 biteko lau hitzekin lotzen da (CY7C1565KV18), gailuan sekuentzialki lehertzen direnak edo gailuan ateratzen direnak. Datuak bi sarrerako erlojuen goranzko ertz guztietan (K eta K) gailura eta gailutik ateratzen direnez, memoria-banda zabalera maximizatzen da sistemaren diseinua sinplifikatzen den bitartean, autobusen âindarketakâ ezabatuz.

Produktuaren Ezaugarriak